# SEMICONDUCTOR DEVICE

Patent Number:

JP64001269

Publication date:

1989-01-05

Inventor(s):

WATANABE MASAYUKI; others: 04

Applicant(s):

HITACHI LTD; others: 03

Requested Patent:

☐ JP64001269

Application Number: JP19870155478 19870624

Priority Number(s):

IPC Classification:

H01L25/04; H01L23/52; H01L25/08

EC Classification:

Equivalents:

JP2603636B2

#### Abstract

PURPOSE:To improve the mounting density of a semiconductor chip on a module substrate by connecting the bump electrode of a semiconductor chip to leads, and connecting a plurality of the chips having leads to the wirings of the substrate.

CONSTITUTION:A module substrate 1 composed by a plurality of ceramic layers and wiring layers of laminated ceramics places 8 semiconductor chips 4A, 4B, 4C, 4D on its front and rear faces. It is not sealed with package made of ceramics or resin, and the face formed with semiconductor elements or wirings is molded with resin 7. Thus, the chips 4A, 4B, 4C, 4D connected with leads 5A, 5B, 5C, 5D by TABs to bump electrodes 6 are placed on the substrate 1 to construct a semiconductor device, thereby reducing the area of occupying the chips 4A, 4B, 4C, 4D on the substrate 1. Accordingly, the mounting density of the devices can be increased.

Data supplied from the esp@cenet database - 12

|  |  |  | j |
|--|--|--|---|
|  |  |  |   |
|  |  |  |   |
|  |  |  |   |
|  |  |  |   |
|  |  |  |   |
|  |  |  |   |
|  |  |  |   |

## ⑩ 日本国特許庁(JP)

#### ⑩ 公 開 特 許 公 報 (A) 昭64 - 1269

Mint Cl.⁴

識別記号

庁内整理番号

43公開 昭和64年(1989)1月5日

25/04 H 01 L

Z-7638-5F B-8728-5F

23/52 25/08

昌

未讀求 発明の数 1 (全8頁) B-7638-5F※審查請求

半導体装置 69発明の名称

> ②特 願 昭62-155478

> > 行

29出 頭 昭62(1987)6月24日

辺 渡 四発 明 者

千葉県茂原市早野3681番地 日立デバイスエンジニアリン

グ株式会社内

株式会社日立製作所 願 人 の出

東京都千代田区神田駿河台4丁目6番地

日立デバイスエンジニ ⑦出 願 人

千葉県茂原市早野3681番地

アリング株式会社

日立東部セミコンダク

埼玉県入間郡毛呂山町大字旭台15番地

タ株式会社

アキタ電子株式会社 ①出 願 人

秋田県南秋田郡天王町字長沼64

外1名 弁理士 小川 勝男 20代 理 人

最終頁に続く

頭 人

の出

#### 明照赛

- 1. 発明の名称 半温体装置
- 2. 特許請求の範囲
  - 1. 半導体チップのパンプ世極をリードに接続し、 該リードを有する半導体チップを複数個、モジ ユール塔板の配線に接続して構成した半導体装 Pl.
  - 2. 前記半導体チップは、パッケージで封止され ていないことを特徴とする特許請求の範囲第1 項記機の半導体装置。
  - 3.前記半導体チップは、前記モジュール指板の 表而と裏面の両面にห殺されていることを特徴 とする特許請求の範囲第1項記載の半導体装置。
  - 4.前記半導体装置は、第1の半導体チップの上 に第2の半導体チップを喰ることにより、同一 借号あるいは同一電位を入力又は出力するリー ド同志を接続して半導体チップの組を構成し、 該半導体チップの組を前記モジュール基板に被 数組塔破して構成したものであることを特徴と

する特許請求の範囲第1項記載の半導体装置。

- 5.前記モジュール抜板の表而に塔級されている 半導体チップは、パンプ能極が設けられている 方の耐と反対側の面が堆穀基板と対面し、モジ ユール指板の裏面に塔殻されている半導体チッ プは、パンプ電極が設けられている方の面がモ ジュール拮板と対面していることを特徴とする 特許請求の範囲第1項記載の半導体装置。
- 6.前記半導体チップのパンプ電極の配置を、第 1の半導体チップと第2の半導体チップとで対 称にし、バンプ性傾同志が接続するように、第 2の半導体チップを展返しにして第1の半導体 チップに重ね、それら第1の半導体チップと第 2の半導体チップの間にリードを介在させたこ とを特徴とする特許請求の範囲第1項記載の半 溥 体 装 段。
- 3. 発明の詳細な説明

(産業上の利用分野)

本信明は、半導体装置に関するものであり、特 に、半導体チップをモジュール化してモジュール 塩板に複数個塔段して構成した半導体装置に関するものである。

#### (従来技術)

将权基板(モジュール基板)に、半導体チップを封止したパッケージを複数個塔根することにより構成した実装密度の高い半導体装置が、日経マグロウヒル社発行、日経エレクトロニクス別冊、no・2「マイクロデバイセズ」p150に示されている。 【発明が解決しようとする問題点】

本発明者は、前記半導体装置を検討した結果、次の問題点を見出した。

前記パッケージは、それ自体の大きさを縮小することが困難であるため、モジュール基板上の半 導体チップの実装密度を高めることが難しい。

本発明の目的は、半導体装置の実装密度を高めることにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細帯の記述及び添付図面によって明ら かになるであろう。

(問題点を解決するための手段)

第1図乃至第3図において、1は稜層セラミックによってセラミック層と配線層とを複数層程度は存成したモジュール基板であり、この表面及び返面のそれぞれに8個の半導体チップ4A、4B、4C、4Dは、例えば、スタティクをA、4B、4C、4Dは、例えば、スタティクや が構成されたものであり、またセラミックや 樹脂 等からなるパッケージによって対止されておらず、半導体素子や配線が確されている。

半導体チップ 4 A、 4 B、 4 C、 4 Dのそれぞれには、半田や金等からなるパンプ電極 6 が設けられており、このパンプ電極 6 にTA B(Tape Automated Bonding)でリード 5 A、 5 B、 5 C、 5 Dがそれぞれ接続している。半導体チップ 4 Bのリード 5 Bに例えば半田で接続することにより、半導体チップ 4 Bの上に積膺されている。つまり、例えば、半導体チップ 4 Aにアドレス信号を入力するたののリード 5 A は、半導体チップ 4 Bにアド

本顧において開示される危明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

すなわち、半導体チップのパンプ電極をリード に接続し、該リードを有する半導体チップを複数 観、モジュール基板の配線に接続して半導体装置 を構成する。

#### (作用)

上述した手段によれば、半導体チップがパッケージで対止されていないので、モジュール拡板上の半導体チップの実装密度を高めることができる。 (発明の実施例1)

以下、本党明の実施例 [を図面を用いて説明する。

第1 図は、本発明の実施例1 の半導体装置の概略構成を示した平面図、

第2回は、前記半導体装置の優略構成を示した 関而図、

第3 関は、前記半導体装置の機略構成を示した 正面図である。

レス信号を入力するためのリード5Bに接続して いる。同様に、半導体チップ4Aのデータの入出 力を行うためのリード 5 A は、半導体チップ 4 B のデータの人出力を行うためのリード5Bに接続 している。すなわち、それぞれのリード5Aとり ード5Bにおいて、同一機能を有するもの同志を、 例えば半田で接続している。 それぞれのリード5 Bは、モジュール基板1内の配線(図示していな い)を通してデコーダ3及びリード2に接続して いる。ただし、半導体チップ4Aにチップセレク ト借号を入力するためのリード5A。は、半線体 チップ4Bにチップセレクト信号を入力するため のリード5日,と接続することなく、デコーダ3 のリード3Aに投続している。また、リード5B ,は、前記リード5A,が接続しているリード3A と及るリード3Aに接続している。デコーダ3に よって8個の半導体チップ4A、4Bの中から1 ·つの半導体チップ4A又は4Bを選択するように している.

半将体チップ4Dのそれぞれのリード5Dを半

導体チップ4Cのリード5Cに、例えば半田で接 貌することにより、半導体チップ4Cの上に半導 体チップ4Dを塔破している。それぞれのリード 5Cは、モジュール茘板1内の配線を通してデコ ーダ3又はリード2に接続している。ただし、半 遊体チップ4Dのチップセレクト信号を入力する ためのリード5D。は、半導体チップ4Cのチッ プセレクト付号を入力するためのリード5Cュと 接続せずに、直接デコーダ3のリード3Aに接続 している。また、リード5C.は、デコーダ3の 前記リード5D.が接続しているリード3Aと刄 るりード3Aに接続している。デコーダ3によっ て8個の半導体チップ4C、4Dの中から1個の 半導体チップ4C又は4Dを選択する。半導体チ ップ4A、4B、4C、4Dのそれぞれの主面、 すなわち半導体素子や配線が施されている面は、 シリコーンゴム7又はレジン7でモールドしてい

以上、説明したように、パッケージで封止せず に、TABでリード5A、5B、5C、5Dが接

リード 5 A に接続している。ただし、半導体チップ 4 E にチップセレクト信号を入力するためのリード 5 E、は、リード 5 A、 5 B、と接続せずに、デコーダ 3 のリード 5 A、 5 B、が接続しているリード 3 A と 接続している。モジュール 基板 1 の 真面は 示していないが、 裏面においても 同様に、半導体チップ 4 D の上にさらに半導体チップを 塔載して、 3 個を 積層した 構造とする。

### (発明の実施例Ⅱ)

第5回は、本発明の実施例Ⅱの半導体装置の正 面図である。

第5回において、モジュール接板1の表面の1Aは接続端子であり、1Bは裏面の接続端子である。この実施例では、モジュール接板1の表面に 半導体チップ4B、4A、4Eの3個を1組とし、これを4組配関している。裏面も同様に、半導体チップ4C、4D、4Fの3個を1組みとし、これを4組配買している。

実施例 🛚 は、半導体チップ 4 B 、 4 A 、 4 E 、

また、半導体チップ 4 B の上に半導体チップ 4 A を 積 関 し、また半導体チップ 4 C の上に半導体チップ 4 D を 積 関 していることにより、モジュール 基 板 1 を 大きくすることなく、多くの半導体チップ 4 A、 4 B、 4 C、 4 D を 塔 叙することができる。

次に、実施例1の変形例を説明する。

第4回は、実施例1の変形例を説明するための モジュール基板1の一部の斜視図である。

第4回に示すように、半導体チップ 4 A の上に さらに半導体チップ 4 E を将載するようにしても よい。 5 E は半導体チップ 4 E のリードであり、

4 C、 4 D、 4 F のそれぞれの主而、すなわち半 連体素子や配線が施され、レジンフで概れている 而をモジュール接板 1 に向けることによって、リ ード 5 A、 5 B、 5 E、 5 C、 5 D、 5 F の長さ を短くしている。

## (発明の実施例皿)

第7回は、前記半導体装置の正面図である。

配線)8によって接続している。つまり、それぞ れのリード5Bを1本ずつ、そのリード5Bと餌 一機能を有するリード5Cへ貫通配線8で接続す ることにより、例えば、半導体チップ4Bにアド レス信号を入力させるリード 5 B は、貫通配線 8 を通して、半導体チップ4Cにアドレス信号を入 力させるためのリード5Cに接続している。 角模 に、半導体チップ 4 B のデータの入出端子である それぞれのリード5Bは、貫通配線8を通して、 半導体テップ4Cのデータの人出力増子であるり ード5Cに接続している。ただし、半導体チップ 4 B のチップセレクト信号を入力するためのリー ド5月1と、半導体チップ4Cのチップセレクト 借号を入力するためのリード5C。は貫通配線8 で接続しておらず、リード5Bュはモジュール基 坂1の表面に設けたデコーダ3に接続され、リー ド5℃,はモジュール基板1の裏面のデコーダ3 に接続している。ここで、本実施例におけるモジ ュール基板1は、例えばガラスエポキシ等の樹脂 からなる単層構造となっており、内部には貫通配

線8以外の配線を設けていない。ただし、モジュール抹板1の設而及び裏面には、半導体チップ4B、4Cとリード2の間を接続する配線あるいはデコーダ3(第6回、第7回には図示していない)と半導体チップ4B、4Cの間を接続する配線等が設けられている。質通配線8は、モジュール搭板1に例えばドリル等で貫通孔を開けた後、例えば蒸着や無電界メッキ等で例えば倒層をメッキして形成したものである。

以上のように、同一機能のリード 5 B と 5 C を 貫通配線 8 で接続することにより、モジュール基 板 1 内に貫通配線 8 以外の配線を設けないように して単層構造としたので、モジュール基板 1 の信 頼性を高めることができる。

また、同一機能のリード 5 B と 5 C を貫通配線 8 で接続したことにより、モジュール基板 1 の表 面及び裏面に設けられる配線の本数を低減するこ とができる。

なお、モジュール装板1及び貫通配線8は、積 層セラミックによって形成してもよい。この場合

は、半導体チップ4B、4Cとリード2を接続する配線、半導体チップ4B、4Cとデコーダ3を接続する配線等がモジュール基板1内に埋込まれる。しかし、それらの配線の本数は、貫通配線の表したことにより、例えばモジュール基板1の要が体チップ4Bをリード2、デコーダ3に接続する配線のみを設ければよいので、埋込まれる配線の本数を大幅に少くすることができる。

## (本発明の実施例N)

第8 図は、本発明の実施例IVにおける 2 個の半 導体チップの平面図、

第9 図は、第8 図に示した2個の半導体チップを向い合せで飼一のリードに接続し、これを1の方向から見たときの側面図、

第10回は、同一のリードに接続した2個の半 源体チップを『の方向から見たときの側面図である。

本党明の実施例Ⅳは、半導体チップ4Aではバ

ンプ電便6Aを左上角から順次配置し、パンプ電 傾 6 A と同一機能のパンプ 他極 6 B を半導体チッ プ4Bでは右上角から配殴している。すなわち、 半導体チップ 4 A のパンプ電板 6 A 2 ··· 6 A N-1. 6 An、 6 Anon … 6 Anon と、 半導体チップ 4 B 06Bz ... 6 B ... 6 B ... 6 B ... 6 B ... 6 おいて、孫字が同じものは同一機能のパンプ徴模 である。そして、半導体チップ4Bの主面が半導 体チップ 4 A の主前と対面するようにして重ねた とき、半導体チップ4Bのパンプ電板6B2…6 B n - 1 、 6 B n · · · 6 B n · · · · 6 B n · · · が、半導体チッ プ4 A のパンプ電板 6 A 2 ··· 6 A N-1 · . 6 A N · . 6 Λ μ.; … 6 Α μ. μ に重なるように、それらのパンプ 並振 6 A、 6 B を対称的に配置している。これら の対称的に配置されたパンプ電振6A、6Bは、 同一のリード5に接続している。ただし、半導体 チップ4Aのチップセレクト信号を入力するため のパンプ電板6A、と、半導体チップ4Bのチッ プセレクト信号を入力するためのパンプ電桶6B 1は電ならないように配置をずらし、別々のリー

ド5に接続している。9は絶縁材であり、パンプ 電橋 6 A、が接続しているリード 5 を半導体チップ 4 B から絶縁し、またパンプ電橋 6 B、が接続しているリード 5 を半導体チップ 4 A から絶縁している。なお、リード 5 は、半導体チップ 4 A と 4 B を 向い合せてリード 5 に接続した後に、適正 な形状に成型する。そして、半導体チップ 4 A と 4 B を 1 組として、モジュール基板 1 の 表面及び 裏面に複数組ずつ配置する。

以上のように、パンプ電桶 6 A と 6 B の配置を 対称にして、同一のリード 5 に接続したことによ り、モジュール搭板 1 上における半導体チップ 4 A、4 B の実装密度を 2 倍にすることができる。

なお、第11回及び第12回に示すように、半 導体チップ4Aのパンプ電極6A、と、半選体チ ップ4Bのパンプ電極6B、を対称位置すなわち 半導体チップ4Bを半導体チップ4Aに乗ねたと き、それらパンプ電極6A、、6B、が重なるよう に配置してもよい。ただし、パンプ電極6A、が 接続しているリード5と、パンプ電極6B、が接

の実装密度を高くすることができる。

## 4. 図面の簡単な説明

第1図は、本発明の実施例1の半導体装置の概略構成を示した平面図、

第2回は、前記半導体装置の概略構成を示した傾而回。

第3回は、前記半導体装置の機略構成を示した正面図、

第4 図は、実施例 I の変形例を説明するための モジュール基板 I の一部の斜視周。

第5 図は、本発明の実施例 II の半導体装置の正面図、

第6図は、本発明の実施例Ⅲの半導体装置の側面図、

第7回は、前記半導体装置の正面図、

第8図は、本発明の実施例IVにおける2個の半 導体チップの平面図。

第9回は、第8回に示した2個の半導体チップ を向い合せで同一のリードに接続し、これを「の 方向から見たときの傾而図、 税しているリード5は重ねられるが、それらの間は絶縁材9で絶縁する。なお、第11回は重さね合せられる2個の半導体チップ4Aと4Bの平而図、第12回は半導体チップ4A、4Bを向き合せて同一のリード5に接続し、それを半導体チップ4Aの1の方向から見たときの側而図である。

以上、本発明を突施例にもとづき具体的に説明 したが、本発明は、前記実施例に限定されるもの ではなく、その要旨を逸脱しない範囲において種 々変更可能であることは言うまでもない。

### (発明の効果)

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

パッケージで封止せずに、TABでリードが接続された半導体チップを複数個モジュール落板に 将載して半導体装置を構成したことにより、1個の半導体チップがモジュール落板上に占める面積 を小さくできるので、モジュール指板に多くの半 導体チップを塔載できる。すなわち、半導体装置

第10図は、同一のリードに接続した 2 個の半 導体チップを B の方向から見たときの側面図、


第11図は近さね合せられる2個の半導体チップ4Aと4Bの平面図。


第12回は半導体チップ4A、4Bを向き合せ て同一のリード5に接続し、それを半導体チップ 4Aの1の方向から見たときの側面図である。


図中、1…モジュール落板、2、3A、5A、5B、5C、5D、5E、5F…リード、3…デコーダ、4A、4B、4C、4D…半導体チップ、6A、6B…パンプ電極、7…シリコーンゴム又はレジン、8…貫通配線、9…絶練材。

代理人 弁理士 小川勝男













\* . . . . .








第11 図



第12 図



第1頁の銃き

動Int.Cl.\* 識別記号 庁内整理番号H 01 L 25/08 Z-7638-5F

⑫発 明 者 管 野 利 夫 東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

⑫発 明 者 津久井 誠一郎 埼玉県入間郡毛呂山町大字旭台15番地 日立東部セミコン

ダクタ株式会社内

砂発 明 者 小 野 貴 司 秋田県南秋田郡天王町字長沼64 アキタ電子株式会社内

⑫発 明 者 若 島 專 昭 東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内